XC7A50T-3FGG484E è stato ottimizzato per applicazioni a bassa potenza che richiedono ricetrasmettitori seriali, elevato DSP e throughput logico. Fornire il costo del materiale totale più basso per applicazioni ad alto rendimento e costi.
XC7A50T-3FGG484E è stato ottimizzato per applicazioni a bassa potenza che richiedono ricetrasmettitori seriali, elevato DSP e throughput logico. Fornire il costo del materiale totale più basso per applicazioni ad alto rendimento e costi.
Caratteristiche funzionali
Logica FPGA avanzata ad alte prestazioni basata sulla vera tecnologia della tabella di ricerca a 6-input, configurabile come memoria distribuita.
36 kb RAM Block a doppia porta con logica FIFO integrata per il buffering dei dati su chip.
Tecnologia ad alte prestazioni SelectiO ™, supportando interfacce DDR3 fino a 1866 MB/s.
Collegamento seriale ad alta velocità, ricetrasmettitore gigabit incorporato, con velocità che vanno da 600 mb/s a fino a 6,6 GB/s e quindi a 28,05 GB/s, fornendo una modalità a bassa potenza speciale ottimizzata per le interfacce chip a chip.
L'interfaccia analogica configurabile dall'utente integra un convertitore da analogico a digitale da 1 MSP a doppio canale e sensori termici e di potenza su chip.
Chip del processore di segnale digitale, dotato di moltiplicatori da 25 x 18, accumulatore a 48 bit e diagramma pre-ladder per filtraggio ad alte prestazioni, incluso il filtro del coefficiente simmetrico ottimizzato.
Un potente chip di gestione dell'orologio che combina loop bloccati in fase e moduli di gestione dell'orologio in modalità ibrida, in grado di raggiungere un'elevata precisione e bassa jitter.
Blocco integrato PCIE, adatto a X8 Gen3 Endpoint e Design di porte radicolari.
Opzioni di configurazione multiple, incluso il supporto per l'archiviazione delle materie prime, la crittografia AES a 256 bit con autenticazione HRC/SHA-256 e il rilevamento e la correzione SEU integrati.
